Patent Abstracts of Japan

PUBLICATION NUMBER

06342978

PUBLICATION DATE

13-12-94

APPLICATION DATE

01-06-93

APPLICATION NUMBER

05129859

APPLICANT: HITACHI LTD;

INVENTOR:

NEMOTO MASANORI;

INT.CL.


H05K 3/46

TITLE

THIN FILM MULTILAYER WIRING

BOARD AND MANUFACTURE

THEREOF



ABSTRACT: PURPOSE: To provide a thin film multilayer wiring board and a method for manufacturing the same in which interlayer wirings can be shielded by enhancing the wiring density, the mounting density of surface components such as an LSI, and further reducing the propagation delay of a signal.

> CONSTITUTION: A power source pattern 6 and a ground pattern 7 having a spread are provided on a predetermined thin film wiring layer, the power source pattern and the ground pattern formed on both surfaces of a base board are connected via a through hole conductor of the base board, and the power source pattern 6 and the ground pattern 7 of the wiring layer are connected to the pattern 6 and the pattern 7 of the board via a blind hole conductor 8. The conductor 8 is formed simultaneously with a conductor pattern of a front surface by plating at each wiring layer.

COPYRIGHT: (C)1994,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-342978

(43)公開日 平成6年(1994)12月13日

(51) Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

H05K 3/46

C 6921-4E

N 6921-4E

審査請求 未請求 請求項の数5 OL (全 5 頁)

(21)出願番号

特願平5-129859

(22)出願日

平成5年(1993)6月1日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 川本 峰雄

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 赤星 晴夫

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 高橋 昭雄

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(74)代理人 弁理士 髙橋 明夫 (外1名)


最終頁に続く

(57)【要約】

【目的】 配線密度とLSI等の表面部品の実装密度とを高め、さらに信号の伝播遅延を低減し、層間配線をシールドすることのできる薄膜多層配線基板とその製造方法を提供する。

【構成】 所定の薄膜配線層に広がりを有する電源パターン6と接地パターン7を設け、ベース基板1のスルーホール導体を介してベース基板1の両面に形成した電源パターン61と接地パターン71間を接続し、上記薄膜配線層の電源パターン6と接地パターン7をブラインドホール導体8によりそれぞれベース基板1の電源パターン6と接地パターン7とに接続する。ブラインドホール導体8は薄膜配線層毎にめっきによりその表面の導体パターンと同時に形成する。

図 5



10

【特許請求の範囲】

【請求項1】 ベース基板の両面に薄膜配線層を積層し た薄膜多層配線基板において、上記積層した薄膜配線層 の所定の層に広がりを有する非線状の電源パターン部と 接地パターン部を交互に配列するようにしたことを特徴 とする薄膜多層配線基板。

【請求項2】 請求項1において、ベース基板にスルー ホールを設け、このスルーホール内導体によりベース基 板の両面に設けた電源パターン部と接地パターン部間を 接続するようにしたことを特徴とする膜多層配線基板。 【請求項3】 請求項1または2において、ベース基板 に設けた電源バターン部と上記薄膜配線層の電源バター ン部間を接続するブラインドホール導体と、上記ベース 基板の接地バターン部と薄膜配線層の接地バターン部間 を接続するブラインドホール導体を設けたことを特徴と する薄膜多層配線基板。

【請求項4】 請求項1ないし3のいずれかにおいて、 上記薄膜配線層の電源パターン部と接地パターン部を他 の薄膜配線層の電源部と接地部にそれぞれ接続するブラ インドホール導体を設けたことを特徴とする薄膜多層配 20 線基板。

【請求項5】 請求項3または4において、上記ブライ ンドホール導体をめっき工程により薄膜配線層の配線バ ターンと同時に形成し、ブラインドホール内をめっき導 体で充填するようにしたことを特徴とする薄膜多層配線 基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は多層プリント板に関わ り、とくに表面実装型部品の実装密度を向上して部品間 30 の信号伝送を高速化する薄膜多層基板とその製造方法に 関する。

[0002]

【従来の技術】特開平4-148590号には薄膜多層 配線基板において、各薄膜配線層の配線パターンとブラ インドホール (バイアホール、ビアホール) 導体をめっ きにより同時に形成する方法が開示されている。しか し、ブラインドホールのめっき部には凹みが生じ、ブラ インドホールの上に上層のブラインドホールを重ねるこ 位置を若干ずらせるようにして薄膜配線層間をブライン ドホールにより連続して接続するようにしていた。ま た、ベース基板の両面に設けた薄膜配線層間を接続する 場合には、両薄膜配線層間をベース基板に設けたスルー ホールを貫通するスルーホール導体により接続するよう にしていた。同様にこのスルーホール導体によりベース 基板の片面に設けた電源層や接地層を他の面の配線バタ -ンに接続するようにしていた。

【0003】また、特開昭56-138993号公報に は、ベース基板上の薄膜層(感光性樹脂層)に形成した 50 パターン部はそれぞれ、ベース基板の電源パターン部と

ブラインドホール導体を無電解めっきあるいは無電解め っきと電解めっきの併用により配線パターンと同時に形 成する方法が開示されている。同公報の明細書には述べ られていないものの、その第2図には上記ブラインドホ - ル導体の表面形状が平坦であることが示され、ブライ ンドホール導体上に次の薄膜層のブラインドホール導体 を重ねて形成し、各薄膜配線層間をブラインドホールに より接続することが開示されている。しかし、ベース基 板の両面の薄膜配線層間を接続する方法については述べ られていない。

[0004]

【発明が解決しようとする課題】上記従来方法ではブラ インドホールにより配線層間を薄膜接続するので、配線 **層間をスルーホールにより接続する場合に較べて配線密** 度を高めることができるものの、電源層やグランド層が ベース基板の片面に設けられていたので、他の面上の配 線パターンを上記電源層やグランド層に接続する場合に はその都度ベース基板にスルーホールを設ける必要があ り、加工工程が増え、配線密度が低下するという問題が あった。また、電源や接地パターンがベース基板に設け られていたので、各薄膜配線層の配線を電源や接地に接 続する場合には、上記ブラインドホールやスルーホール 導体により各薄膜配線層の電源や接地配線をベース基板 に接続する必要があり、このため、薄膜配線層が多層化 されるに伴い各薄膜配線層とベース基板間のブラインド ホールやスルーホールが増加して配線密度が低下すると いう問題があった。本発明の目的は上記の問題を改善し て、配線密度や表面実装型部品の実装密度を高めること のできる多層配線基板を提供することにある。

[0005]

【課題を解決するための手段】上記課題を解決するため に、ベース基板の両面に薄膜配線層を積層した薄膜多層 配線基板において、上記積層した薄膜配線層の所定の層 に広がりを有する非線状の電源パターン部と接地パター ン部を交互に配列するようする。さらに、ベース基板に スルーホールを設け、このスルーホール内導体によりべ - ス基板の両面に設けた電源パターン部と接地パターン 部間を接続するようにする。

【0006】さらに、ブラインドホール導体により上記 とができないので、各薄膜配線層のブラインドホールの 40 薄膜配線層の電源パターン部や接地パターン部をそれぞ れ上記ベース基板の電源および接地パターン部に接続す るようにする。さらに、ブラインドホール導体により各 薄膜配線層の電源部や接地部を上記薄膜配線層の電源バ ターン部や接地バターン部に接続するようにする。ま た、上記ブラインドホール導体をめっき工程により各薄 膜配線層の配線バターンと同時に形成し、ブラインドホ -ル内をめっき導体で充填するようにする。

[0007]

【作用】上記薄膜配線層に設けた電源パターン部と接地

接地パターン部を他の薄膜配線層の電源部や接地部に中 継する。また、上記薄膜配線層に設けた電源バターン部 と接地バターン部はそれぞれ、他の薄膜配線層の配線バ ターンを遮蔽 (シールド) する。上記各ブラインドホー ル導体は上記薄膜配線層の電源バターン部と接地バター ン部をそれぞれベース基板の電源パターン部と接地パタ -ン部、ならびに各薄膜配線層の電源部や接地部に接続 する。

[8000]

【実施例】本発明ではベース基板上に積層される薄膜配 10 アルカリ性水溶液液で酸化膜を形成し水洗する。 線層中の所定の層に電源パターンと接地パターンを設け てベース基板上の電源パターンおよび接地パターンを中 継し、他の薄膜配線層の電源部と接地部をこれらに接続 して各薄膜配線層からベース基板へ直接接続される接続 数を低減すると同時に各薄膜配線層の配線パターンをシ ルドする。この結果、電源および接地配線長が短縮さ れるので信号の伝播遅延を短縮し、薄膜配線層間の信号 の干渉を低減することができる。また、各薄膜配線層と ベース基板間を直接接続する接続数が低減されるので、 配線を高密度化し、部品の実装密度を高めることができ る。

【0009】 (実施例 1) 図1は本発明による薄膜多 層配線基板の実施例の部分断面図である。ベース基板1 の両面には薄膜配線層21~23および31~33が形 成されている。また図2に示すように、薄膜配線層22 と同32の各面にはそれぞれ電源パターン6と接地パタ -ン7を交互に配置し、それぞれをブラインドホール導 体8によりベース基板1上の電源パターン61および接 地パターン71に接続する。同様に薄膜配線層23と同 れぞれ薄膜配線層22と同32の電源パターン6と接地 パターン7に接続する。

【0010】薄膜配線層23、33の上にさらに他の薄 膜配線層が積層されている場合にも同様にしてブライン ドホール導体を介してその電源部と接地部をそれぞれ薄 膜配線層22と同32の電源パターン6と接地パターン 7に接続する。上記各薄膜配線層の電源部と接地部は必 ずしも相互に重なる位置に来ないので、薄膜配線層22 と同32の電源パターン6と接地パターン7は他の薄膜 配線層の電源部と接地部をカバーできる大きさに設定す 40 る。

【0011】このため、図2において交互に規則的に配 列した電源パターン6と接地パターン7を適宜異なる大 きさのものとし、上記の要件を満たすようにする。ま た、接地パターン7または電源パターン6によりシール ドすべき他の薄膜配線層の配線部分の大きさに対応して 接地パターン7や電源パターン6の面積を広げるように する。また、電源パターン6と接地パターン7は必要に 応じてと薄膜配線層の何れの面に設けてもよい。

*【0012】次に本発明による上記多層配線基板の製造 方法について説明する。まずべ-ス基板1には厚さ0. 1mmの耐熱低膨張性の銅張り積層板を用い、これをエ ッチングして所定の電源パターン61と接地パターン7 1等を形成する。次いでベース基板1に薄膜配線層21 及び31を形成する。このため過硫酸アンモニウムと硫 酸とからなる水溶液によりベース基板1の電源および接 地バターン等の表面を粗化、水洗し、リン酸三ナトリウ ムと過塩素酸ナトリウム及び水酸化ナトリウムからなる

【0013】次いで、ジメチルアミンボランと水酸化ナ トリウムからなる水溶液で上記酸化膜を還元し、水洗、 乾燥後、厚さ80μmの耐熱性エポキシ系接着フィルム を加熱圧着、硬化して薄膜配線層21と31の絶縁層3 を形成し、その表面に厚さ30μmのアディティブ用接 着剤フィルムをホットロールでラミネートして硬化す る。なお、上記絶縁層3は感光性フィルムを使用して形 成することもできる。すなわち、厚さ60μmの感光性 ソルダーレジストフィルムに加硫微粉末ブタジエンゴム を混合したものをベース基板1上にホットロールでラミ ネートして加熱圧着する。次いで、絶縁層3に直径80 μmの遮蔽部を有するマスクをかぶせてブラインドホー ル4以外の部分を露光後、炭酸ナトリウム水溶液で現像 して未露光部分のレジストを除去し、図3 (c) に示す ようにブラインドホール4の開口部を形成する。

【0014】次いで、紫外線を0.7J/cm²照射し て絶縁層3をセミ硬化してから過マンガン酸カリウム水 溶液で表面を粗化する。なお、絶縁層3はその上に信号 配線、電源層、グランド層等の形成した後、150℃、 33の電源部と接地部をブラインドホール導体によりそ 30 30分の加熱して完全に硬化させる。次いでドリルによ り、ブラインドホール4の開口部に直径70μmのブラ インドホールを穿孔し、クロム硫酸混液により接着剤表 面を粗化後、振動を加えて水洗する。次いで、重亜硫酸 ナトリウム水溶液により振動しながら残留クロムイオン を中和し、湯洗する。なお、上記ブラインドホールはエ キシマレーザにより形成することもできる。この場合は 直径60μmの開口部を有するメタルマスクを接着剤表 面に密着させてエキシマレーザをスキャニングしてブラ インドホールを形成する。

> 【0015】次いで、水酸化ナトリウム水溶液により接 着剤の粗化残渣物を除去後、接着剤表面とブラインドホ -ル内にめっき触媒のパラジュウムを振動しながら付与 し、活性化する。次に、上記薄膜配線層21と31とそ のブラインドホール内を無電解銅めっきする。このめっ き液には下記組成のものを用い70℃に加熱して振動を 与える。この結果、40μmパネルめっき厚とめっきで 完全に充填されたブラインドホール導体が同時に得られ

[0016]

エチレンジアミン四酢酸…………35 g/l 37%ホルマリン水溶液…………… 3 m 1/1 水酸化ナトリウム…………… p H 1 2 . 5 量(a t 2 5 ℃) ポリエチレングリコール (分子量400)…20m1/1 $\alpha - \alpha$ ジビリジル…………30 m g / 1

【0017】次いで、上記ブラインドホール周辺やその 他のクリアランス部を残してエッチングレジストを塗布 し、塩化第二銅と塩酸からなる水溶液によりクリアラン ス部の銅めっき膜をエッチングして除去して薄膜配線層 21と31を完成する。なお、薄膜配線層21と31の 10 電源パターン6、接地パターン7は厚さ18μmの銅箔 **を上記耐熱性エポキシ系接着フィルム(厚さ50μm)** に加熱圧着して形成することもできる。薄膜配線層22 と32および23、33等も同様にして形成する。

【0018】以上のようにして図1に示した6層の多層 配線基板が得られ、電源パターン6と接地パターン7は それぞれ薄膜配線層22と同23間、および同32と3 3間にサンドイッチされ、それぞれはブラインドホール 導体8によりベース基板1の電源パターン61、接地パ に接続される。

【0019】上記多層配線基板の信号配線間の絶縁抵抗 は7.8×1012Ω、信号配線、電源層、接地層の接着 力は2.5kgf/cmであった。260℃、180秒 以上のはんだフロートによる耐熱性テストでは外観的な ふくれは認められず、また、-65°C/2h~+125 ℃/2 h、300サイクルの熱衝撃試験後の断面観察し てブラインドホールのめっき接続部の剥がれは認められ なかった。

【0020】 [実施例 2] 実施例1ではベース基板1 の両面の薄膜配線層間を接続する場合には、薄膜配線層 を積層後にスルーホールを穿孔してスルーホール導体に より両面間を接続する必要があった。このため、両面の 薄膜配線層間の接続数が多い場合にはスルーホール部の 面積増加により配線密度が低下するという難点があっ た。一般に信号周波数が高くなると、両面の配線層の電 源と接地点間を最短距離で接続する必要が生じるので両 面間の接続数も増加し配線密度が低下する。

【0021】本実施例はこのような問題を改善するもの である。すなわち、図4に示すようにベース基板1に用 40 いる銅張り積層板に例えば直径200μmのスルーホー ルを穿孔してこのスルーホール内導体によりベース基板 1の上下面の電源パターン61および接地パターン71 間を予め接続してから実施例1と同様にしてベース基板 1の両面上に薄膜配線層をそれぞれ積層するので、一方 の面の薄膜配線層と他の面の薄膜配線層間を接続するた めの大□径のスルーホールが不必要となり各薄膜配線層 の配線密度を高めることができる。

【0022】まず、ベース基板1に用いる銅張り積層板 に直径200μmのスルーホールを穿孔し、次いで銅箔 50

表面を過硫酸アンモニウム水溶液で粗化、水洗して銅箔 表面、及びスルーホール内壁にめっき触媒を付与して活 性化する。次いで実施例1と同様に無電解銅めっき液を 用いて上記銅箔表面とスルーホール内壁に約20μm厚 のめっき膜を析出させる。その後、実施例1と同様にし て上記ベース基板1の両面に薄膜配線層を積層すると図 5の部分断面図に示すような薄膜多層配線基板が得られ

[0023]

【発明の効果】本発明では、多薄膜層配線層中にの電源 バターンと接地バターンを有する薄膜配線層を適宜設 け、これらのパターンを他の配線層の電源部と接地部に 対する中継部として利用し、また、上記電源パターンと 接地パターンと他の薄膜配線層やベース基板の電源部と ターン71、および、他の薄膜配線層の電源部、接地部 20 接地部間をブラインドホール導体により接続するので、 各薄膜配線層間の電源および接地配線数を低減し、さら に各電源配線や接地配線長を最短にすることができるの で、信号の伝送遅延を短縮することができる。

> 【0024】また、各薄膜配線層の電源および接地部を 広がりを有する上記電源パターン、または接地パターン 内に自由に設定できるので配線設計の自由度を高めると とができ、さらに、上記電源パターン、または接地パタ -ンにより他の配線層をシールドして回路の誤動作を防 止することができる。

【0025】また、上記ブラインドホール導体の断面積 は従来のスルーホール導体の断面積に比べて格段に小さ く、さらに、ブラインドホール導体の上に次の配線層の ブラインドホール導体を重ねて設けるので、各薄膜配線 層に占める層間接続用面積が大幅に減り、これにより例 えば各配線層の配線密度を約30%以上高めたり、配線 層数を2~3層分低減することができる。

【0026】また、上記各配線層のブラインドホール導 体をめっきにより充填するので接続信頼性を向上すると とができ、さらに、ブラインドホール導体面を平坦にめ っき充填するので、はんだペーストが容易に均一に印刷 でき、多層基板の表面配線層の上に搭載される部品の接 続信頼性を向上することができる。また、表面実装型部 品が上記ブラインドホール導体上に直接搭載できるため 表面実装密度を向上することができる。

【図面の簡単な説明】

【図1】本発明による薄膜多層配線基板の部分断面図で

【図2】図1における電源パターンと接地パターンの配 列を示す平面図である。


【図3】図1の薄膜多層配線基板の製造工程図である。

【図4】本発明による他の薄膜多層配線基板のベース基板の部分断面図である。

【図5】図4のベース基板を用いた薄膜多層配線基板の 部分断面図である。

*【符号の説明】

1…ベース基板、2…信号配線、3…絶縁層、4…ブラインドホール、6、61…電源パターン、7、71…接地パターン、8…ブラインドホール導体。



フロントページの続き

(72)発明者 根本 正典

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内